(19) H 本国特許庁 (JP)

再公表特許(A1) (11) 国際公開新身

WO96/00408

発行日 平成8年(1996)10月29日

(43) 国際公開日 平成8年(1996)1月4日

(51) Int. C.L. 6

識別記号 庁内整理番号

6.02F17133

1/136

審畫請求 未請求 予備審査請求 未請求 (全70頁)

出願番号

特願平8-502993

(21)国際出願番号。

PCT/JP94/01020

(22)国際出願日

平成6年(1994)6月24日

(81)指定国

EP (DE, FR, GB), CN

, JP, KR, US

(71)出願人。株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

(72) 発明者 太田 益幸

茨城県勝田市堀口612-1

(72)発明者 近藤 克己

茨城県腾田市青葉町19-21

(72) 発明者 大江 昌大

茨城県日立市鮎川町6-20-3


(74)代理人 弁理士 高田 幸彦

(54)【発明の名称】アクチィブマトリクス型流晶表示装置及びその駆動方法

(57)【要約】

低消費電力で明るくかつクロストークの発生しない高画 質の薄膜トランジスタ型液晶表示装置である。基板面に ほぼ平行に電界を印加する電極(3, 4)、液晶組成物 (5)、偏光手段により明状態と暗状態を得る素子構成 と、走査電極に2値以上の非選択電圧を有する走査信号 を出力する駆動手段を有する。

図 1



【特許請求の範囲】

1. 一方の面に、複数の走査電極、前記複数の走査電極と交差して形成された 複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成された スイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極 と対向して形成された基準電極とを有する第1の基板と、

前記第1の基板と対向して配置された第2の基板と、

前記第1の基板と第2の基板との間隙に挿入された液晶組成物と

前記複数の走査電極の各々に2値以上の非選択電圧を有する走査信号を印加する る走査電極駆動回路と、

前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路と を備え、前記画素電極と基準電極との間に電圧を印加して前記液晶組成物に電界 を与え、表示を行うアクティブマトリクス型液晶表示装置。

- 2. 前記基準電極は、複数の画素にわたって共通の電位を有する共通電極であることを特徴とする請求の範囲第1項に記載のアクティブマトリクス型液晶表示装置。
- 3. 前記基準電極は、前記走査電極に接続されていることを特徴とする請求の 範囲第1項に記載のアクティブ

マトリクス型液晶表示装置。

4. 前記スイッチング素子のしきい値VTHと、明状態または暗状態を得る画素 電極と基準電極の間の最大電圧VONの関係が次式

を満足するように構成されたことを特徴とする請求の範囲第3項に記載のアクティブマトリクス型液晶表示装置。

5. 前記スイッチング素子のしきい値VTHと、明状態または暗状態を得る画素電極と基準電極の間の最大電圧VON、明状態または暗状態を得る画素電極と基準電極の間の最小電圧VOFFの関係が次式

$$VTH^{\infty} (+VON^{+} + VOFF_{+}) \nearrow 2$$

を満足するように構成されたことを特徴とする請求の範囲第3項に記載のアクテ

ィブマトリクス型液晶表示装置。

- 6. 各走査電極に対応する前記スイッチング素子が、前記複数の走査電極の1 行毎にp型及びn型の特性を有するように構成されたことを特徴とする請求の範 囲第3項に記載のアクティブマトリクス型液晶表示装置。
- 7. 前記スイッチング素子は1両素に少なくとも2つ形成され、第1のスイッチング素子のソース電極またはドレイン電極は信号電極に接続され、第2のスイッチング素子のソース電極またはドレイン電極は前記第1スイ

ッチング素子及び第2のスイッチング素子のゲート電極に対応した走査電極とは 隣の走査電極に接続されていることを特徴とする請求の範囲第1項に記載のアク ティブマトリッス型液晶表示装置。

- 8. 前記第2のスイッチング素子は前記隣の走査電極に容量素子を介して接続されていることを特徴とする請求の範囲第7項に記載のアクティブマトリクス型液晶表示装置。
- 9. 明状態を得る電圧と暗状態を得る電圧の差が5 V以下になるように、液晶組成物、ラビンプ方向、偏光板の配置、基板間距離及び画素電極と基準電極の間の距離が設定されていることを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載のアクティブマトリクス型液晶表示装置。
- 10. 一方の面に、複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成されたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向して形成された基準電極と至有する第1の基板と、

前記第1の基板と対向して配置された第2の基板と、

前記第1の基板と第2の基板との間隙に挿入された液

品組成物と

前記複数の走査電極の各々に走査信号全印加する走査電極駆動回路と、 前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路と 全備之、前記画素電極と基準電極との間に電圧を印加して前記液晶組成物に電界 を与え、表示を行うアクティブマトリクス型液晶表示装置の駆動方法において、 前記走査信号の非選択電圧は2値以上であることを特徴とするアクティブマト リクス型液晶表示装置の駆動方法。

- 11. 前記走査電極に印加される走査信号の非選択電圧を変化させ、主として 走査電極と画素電極の間の容量を用いて画素電極の電圧を変化させることを特徴 とする請求の範囲第10項に記載のアクティブマトリクス型液晶表示装置の駆動 方法。
- 12. 前記走査電極に印加される走査信号の非選択電圧を全ての行において、 同振幅、同周期、同位相で変化させることを特徴とする請求の範囲第10項に記載のアクティブマトリクス型液晶表示装置の駆動方法。
- 13. 一方の面に、複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の

走査電極と複数の信号電極の各交差部に形成され、しきい値VTHが、明状態または暗状態を得る画素電極と基準電極の間の最大電圧VON、明状態または暗状態を得る画素電極と基準電極の間の最小電圧VOFFの差の1/2を越えるスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向し、前記走査電極と接続して形成された基準電極とを有する第1の基板と、

前記第1の基板と対向して配置された第2の基板と、

前記第1の基板と第2の基板との間隙に挿入された液晶組成物と 前記複数の走査電極の各々に走査信号空印加する走査電極駆動回路と、

前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路と を備え、前記画素電極と基準電極との間に電圧を印加して前記液晶組成物に電界 を与え、表示を行うアクティブマトリクス型液晶表示装置の駆動方法において、

前記走査電極には、各フレーム毎に2値の非選択電圧を交互に有し非選択期間 中は一定電位に保たれた走査信号が印加され、かつ、信号電極には、1行毎に両 素電極と基準電極の間の電圧の極性が異なるように伝達される映像信号が出力さ れていることを特徴とするアクティブ マトリクス型液晶表示装置の駆動方法。

- 14. 2値の非選択電圧の電位差を、明状態または暗状態を得る画素電極と基準電極の間の最大電圧Vonと明状態または暗状態を得る画素電極と基準電極の間の最小電圧Vorrの和と等して設定することを特徴とする請求の範囲第13項に記載のアクティブマトリクス型液晶表示装置の駆動方法。
- 15. 2値の非選択電圧の電位差を、明状態または暗状態を得る画素電極と基準電極の間の最大電圧Volumに明状態または暗状態を得る画素電極と基準電極の間の最小電圧Volumの和の1/2倍と等しく設定することを特徴とする請求の範囲第13項に記載のアクティブマトリクス型液晶表示装置の駆動方法。
- 16. 一方の面に、複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成され、前記複数の走査電極の1行毎にp型及びn型の特性を有するスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向し、前記走査電極と接続して形成された基準電極とを有する第1の基板と、

前記第1の基板と対向して配置された第2の基板と、

前記第1の基板と第2の基板との間隙に挿入された液

晶組成物と

前記複数の走査電極の各やに走査信号を印加する走査電極駆動回路と、

前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路と 空備之、前記画素電極と基準電極との間に電圧を印加して前記液晶組成物に電界 を与え、表示を行うアクティブマトリクス型液晶表示装置の駆動方法において、

p型のスイッチングトランジスタ素子を有する走査電極に印加する走査信号の 非選択電圧が、n型のスイッチングトランジスタ素子を有する走査電極に印加す る走査信号の非選択電圧より高く、かつ、その電位差が明状態または暗状態を得 る画素電極と基準電極の間の最大電圧VONを超えることを特徴とするアクティブ マトリクス型液晶素示装置の駆動方法。

17. 一方の面に、複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成され

た第1のスイッチング素子、ソース電極またはドレイン電極が前記複数の走査電極の1つと接続された第2のスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向し第2のスイッチング素子と接続し

て形成された基準電極とを有する第1の基板と、

前記第1の基板と対向して配置された第2の基板と、

前記第1の基板と第2の基板との間隙に挿入された液晶組成物と

前記複数の走査電極の各々に走査信号を印加する走査電極駆動回路と、

前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路と

を備え、前記画素電極と基準電極との間に電圧を印加して前記液晶組成物に電界 を与え、表示を行うアクティブマトリクス型液晶表示装置の駆動方法において、

前記走査電極から基準電圧を供給することを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。

18. 前記走査電極から供給される基準電圧が映像信号電圧の極性にともない変化することを特徴とする請求の範囲第17項に記載のアクティブマトリクス型液晶表示装置の駆動方法。

【発明の詳細な説明】

アクティブマトリクス型液晶表示装置及びその駆動方法 技術分野

本発明は、例えばパーソナルコンピュータの表示装置として使用されるアクティブマトリクス型液晶表示装置およびその駆動方法に関する。

背景技術

現在、アクティブマトリクス型 (薄膜トランジスタ型) 液晶表示装置は多種多様な用途に展開し、多階調 (フルカラー) 化が望まれている。

ところで、液晶表示装置の表示方式には、相対向した2枚の基板のそれぞれの 対向面に平面状の表示電極を形成してその間に液晶を充填し、基板面にほぼ垂直 な方向の電界を液晶層に印加することで動作する、いわゆるツイステッドネマチック表示方式 (縦電界方式と称する) かあり、すでに世の中で実用化されている

一方、これと異なった新しい方式として、液晶に電界を印加するための一対の電極を同一基板上に形成し、基板面にはぼ平行な方向の電界を液晶層に印加することで動作する表示方式(横電界方式と称する)が提案されている。この方式については、例えば特公昭63 21907号に記載されている

薄膜トランジスク型液晶表示装置において、多階調表示を行うためには、映像信号を信号電極に供給する駆動回路、所謂、信号側駆動ICから出力される電圧は、階調数に対応する多値の出力レベルを有することが必要である。例えば、16階調表示を行う場合には、信号側駆動ICは16・2(液晶は交流駆動を行わなければならないので正極と負極の2値が各階調で必要)=32値の出力電圧を供給できなければならない。各出力は十分電流を供給できるように出力段にオペアンプを有しており、上記例では32個のオペアンプが必要である。この出力段のサペアンプは耐圧が低ければ低いほどサイズを小さくすることができ、信号側駆動ICの大きさを縮小できる。信号側駆動ICの流小により、信号側駆動ICの最産性が良くなり、また、表示装置の外枠部分を縮小できるが、これを達成するためには、信号側の出力電圧の最大電圧を低減することが必要となる。

一方、上述の縦電界方式では、対向した一対の平面状の透明電極によって液晶層に電圧を印加するのに対し、横電界方式では同一の基板面に形成した一対の線状の不透明な電極によって電圧を印加するため、開口率が必然的に小さくなる。 そのため、2つの電極間の距離をあまり狭くすることができず、2つの電極間の距離は縦電界

方式と比較して大きくなり、電界の大きさは横電界方式の方が小さくなる。したがって、同じ大きさの電界強度を得るためには、前者では後者の場合より大きな電圧を電極間に印加する必要がある。

本発明の目的は、実用上十分に低い信号側駆動回路の駆動電圧で駆動できる横電界方式のアクティブマトリクス型液晶表示装置およびその駆動方法を提供すること、及びクロストーク、特に横スミアの発生しない、画質の良好な横電界方式のアクティブマトリクス型液晶表示装置およびその駆動方法を提供することにある

発明の開示

前記目的を達成するための本発明のアクティブマトリクス型液晶表示装置の構成は次のとおりである。

(1) 第1および第2の基板間に液晶組成物が挿入され、第1の基板には、マトリクス状に配置された複数の走査電極と信号電極により複数の画素部が構成されており、画素部にはスイッチング素子が形成されている。

スイッチング素子に接続されている画素電極と基準電極は、基板面にほぼ平行な電界を印加するように配置され、電極間の電圧により液晶組成物層の液晶分子の長軸方向を基板面とほぼ平行を保ちながら動作させ、液晶組成物の配向状態と偏光手段により明状態と暗状態を得る

- ことができる素子構成を有し、かつ、走査電極に2値以上の非選択電圧を有する 走査信号を出力できる駆動手段を有するようになっている。
- (2) 本発明の他の観点によれば、基準電極は走査電極、信号電極、画素電極 以外に設けた共通電極である。

- (3) さらに他の観点によれば、基準電極は前記画素部に隣接する走査電極の 一部である。
- (4) さらに他の観点によれば、スイッチングトランジスク素子のしきい値Vmと、明状態または暗状態を得る画素電極と基準電極の間の最大電圧Voxの関係が次式

$$V_{\mathrm{TH}} > -V_{\mathrm{O},4}$$
 [

を満足する。

(5) さらに他の観点によれば、スイッチングトランジスタ素子のしきい値V rnと、明状態または暗状態を得る画素電極と基準電極の間の最大電圧Vosi、明状態または暗状態を得る画素電極と基準電極の間の最小電圧Vose の関係が次式

$$V_{\rm TH}$$
: ($V_{\rm ON}$ | \sim | $V_{\rm OFF}$ |) $\times 2$

を満足する。

- (6) さらに他の観点によれば、スイッチングトランジスク素子が、1行毎に p型、n型の特性を有するように構成されている。
- (7) さらに他の観点によれば、スイッチングトランジスタ素子が1画素に2つ以上構成され、少なくとも1つの薄膜トランジスタ素子のソース電極またはドレイン電極は信号電極に接続され、生なくとも1つの薄膜トランジスタ素子のソース電極またはドレイン電極は、後行の走査電極に電気的に接続されている。
- (8) さらに他の観点によれば、スイッチングトランジスタ素子が1両素に2つ以上構成され、少な、とも1つの薄膜トランジスタ素子のソース電極またはドレイン電極は信号電極に接続され、少なくとも1つの薄膜トランジスタ素子のソース電極またはドレイン電極は、後行の走査電極に容量素子を介して走査電極に接続されている。
- (9) さらに他の観点によれば、明状態を得る電圧と暗状態を得る電圧の差が 5 V以下になるように、液晶組成物、ラビング方向、偏光板の配置、基板間距離 及び画素電極と基準電極の間の距離が設定されている。
 - (10) さらに他の観点によれば、走査信号の非選択電圧を2値以上出力する

(11) さらに他の観点によれば、走査電極に印加される走査信号の非選択電圧を変化させ、主に走査電極と画素電極の間の容量を用いて画素電極の電圧を変化させ

ている。

- (12) さらに他の観点によれば、走査電極に印加される走査信号の非選択電圧を全ての行において、同振幅、同周期、同位相で変化させている。
- (13) さらに他の観点によれば、走査電極には、各フレーム毎に2値の非選択電圧を交互に有し非選択期間中は一定電位に保たれた走査信号が印加され、かつ、信号電極には、1行毎に画素電極と基準電極の間の電圧の極性が異なるように伝達される映像信号が出力されている。
- (14) さらに他の観点によれば、2値の非選択電圧の電位差は、明状態または暗状態を得る画素電極と基準電極の間の最大電圧 $V_{\rm on}$ と明状態または暗状態を得る画素電極と基準電極の間の最小電圧 $V_{\rm ope}$ の和と等しく設定される。
- (15) さらに他の観点によれば、2値の非選択電圧の電位差は、明状態または暗状態を得る画素電極と基準電極の間の最大電圧 $V_{\rm OFF}$ の和の1/2倍と等しく設定される。
- (16) さらに他の観点によれば、p型のスイッチングトランジスタ素子を有する走査電極に印加する走査信

号の非選択電圧の中心電圧が、n型のスイッチングトランジスタ素子を有する走 査電極に印加する走査信号の非選択電圧の中心電圧より高く、かつ、その電位差 が明状態または暗状態を得る画素電極と基準電極の間の最大電圧Vonを超えてい る。

- (17) さらに他の観点によれば、基準電圧が走査電極から供給される。
- (18) さらに他の観点によれば、走査電極から供給される基準電圧が映像信号電圧の極性にともない変化する。

次に、本発明の作用について説明する。

本発明の以下の作用は、非選択期間中に走査電極に供給する走査信号の非選択 電圧 (オフ電圧) を変化させ、画素電極と走査電極の容量結合によって画素電極 の電圧を変化させる駆動方式に、横電界方式を用いることにより起き、発明者等 により発見された。

(第1の作用)

横電界方式では、画素電極と共通電極の間の容量CLCが、縦電界方式と比較して小さい。なぜなら、縦電界方式では、画素電極と共通電極が平行平板容量を構成するためである。従って、横電界方式では、画素電極と走査電極の間の容量CLSを画素電極と共通電極の間の容量CL

Cと比較して相対的に大きくなり、その結果、走査電極の電圧変化に応じて画素電極に十分なパイアス電圧を印加することができるようになる。これにより、画素電極と走査電極の間に形成する容量素子CSの1画素内に占める領域の割合を低減することでき、開口率が向上する。

(第2の作用)

画素電極と共通電極の間の容量CLCが小さいため、走査電極の負荷容量も小さくなる。そのため、走査電極に変調電圧をする駆動方式では、変調波形の歪が少なく、非常に有利である。これにより、走査電極の負荷容量が映像によって変化する割合が軽減され、走査信号の非選択電圧の波形の歪が画像によって変化する割合も低減される。したがって、変調電圧も均一に印加され、クロストーク(横方向に筋を引く横スミア)の発生が抑制される。

(第3の作用)

横電界方式では、隣接する走査電極を基準電極として用いることができる。これにより、共通電極の領域を開口部に流用することができ、開口率が向上する。 さらに、配線電極の交差点数が減少し、電極の短絡不良が減少する。

液晶を交流駆動するために基準電極に対して画素電極

に充電される電圧波形が交流波形となるように信号電極から映像信号を充電する 。しかし、アクティブマトリクス型液晶表示装置に用いられている代表的なアク ティブ素子の、アモルファスシリコン薄膜トランジスタ(a - SiTFT)、ホリシリコン薄膜トランジスタ(p - SiTFT)等は、走査電圧がOV付近でドレイン電流が流れ始める特性を有する、すなわち、しきい値電圧VTHがOV付近である。したがって、走査電圧の非選択電圧(オフレベル)を基準電圧として用いると、前記のトランジスタ素子では基準電圧に対して負の電圧は充電しても保持できない。なぜなら、走査電圧のオフレベルが画素電極電位よりも高いレベルにあるので、しきい値電圧VTHがOV付近のトランジスタ素子はオン状態になり、画素電極電位は走査電圧のオフレベルまでリークしてしまうためである。よって、液晶を交流駆動するためには、基準電極を別に設け、基準電圧はゲート電圧のオフレベルよりも高いレベルに設定しなければならないが、高しきい値電圧を有するトランジスタを用いることによって、走査電極を基準電極、走査電圧のオフレベルを基準電圧として用いても負の電圧を充電、保持することができ、交流駆動が可能となる。本発明ではトランジスタはしきい値電圧VTHが液晶に印加する最大電圧VONまたは最大

電圧VONと最小電圧VOFFの差の1/2を超えることを特徴とする。これにより、 負の電圧を液晶に印加しても、画素電極電位はリークせず、十分な保持動作を 行うことができ交流駆動でき、かつ低電圧化することができる。

また、トランジス々素子が、1行毎にp型、n型の特性を有するように構成し、p型のスイッチングトランジスタ素子を有する走査電極に印加する走査信号の非選択電圧の中心電圧が、n型のスイッチングトランジスタ素子を有する走査電極に印加する走査信号の非選択電圧の中心電圧より高く、その電位差が明状態または暗状態を得る画素電極と基準電極の間の最大電圧VONを超えるようにすることにより、しきい値電圧VTHがOV付近またはOV以下でも、液晶を交流駆動することができ、かつ低電圧化することができる。

さらに、1 画素に2つの薄膜トランジスタ素子を構成し、一方の薄膜トランジスタ素子で映像信号電圧を、他方の薄膜トランジスタ素子で後行の走査電極から 基準電圧を供給することにより、液晶を交流駆動することができる。さらに、映 像信号電圧の極性と共に基準電圧を変化させることにより、低電圧化できる。

図面の簡単な説明

図1は、本発明の実施例1の液晶表示装置の断面図

(図3A-A'線)である。

図2は、隣接画素を含む実施例1の画素構造の正面図を示す図である。

図3は、本発明の実施例1における画素の構造の正面図を示す図である。

図4は、図3B-B、線に側断面図を示す図である。

図5は、図3C-C、線に側断面図を示す図である。

図6は、本発明の実施例1の表示装置の回路構成を示す図である。

図7は、本発明の実施例1の駆動波形を示す図である。

図8は、本発明の実施例2の駆動波形を示す図である。

図9は、隣接画素を含む実施例3の画素構造の正面図を示す図である。

図10は、本範明の実施例3における画素の構造の正面図を示す図である。

図11は、「410D-D'線に側断面図を示す図である。

図12は、本発明の実施例3の表示装置の回路構成を示す図である。

図13は、本発明の実施例3の駆動波形を示す図である。

図14は、隣接画素全含む実施例4の画素構造の正面

図を示す図である。

図15は、本発明の実施例4における画素の構造の正面図を示す図である。

図16は、本発明の実施例4の表示装置の問路構成を示す図である。

図17は、本発明の実施例4の駆動波形を示す図である。

図18は、本発明の実施例5の駆動破形を示す図である。

図19は、本発明の実施例6の駆動波形を示す図である。

図20は、本発明の実施例7の駆動波形を示す図である。

図21は、本発明の実施例8における画素の構造の正面図を示す図である。

図22は、実施例8における画素の透過回路を示す図である。

図23は、| は21E-E'線に側断面図を示す図である。

図24は、図21F F、線に側断面図を示す図である。

図25は、図21G-G、線に側断面図を示す図であ

る。

- 図26は、本発明の実施例8の表示装置の回路構成を示す図である。
- 図27は、本発明の実施例8の駆動波形を示す図である。
- 図28は、本発明の実施例9における画素の構造の正面図を示す図である。
- 図29は、実施例9における画素の透過回路を示す図である。
- 図30は、本発明の実施例10の駆動波形を示す図である。
- 図31は、本発明の液晶表示装置における液晶の動作を示す図である。
- [図32は、電界方向に対する、界面上の分子長軸配向方向(ラビング方向) φ LC、偏光板偏光軸方向 φPのなす角を示す図である。
- 図33は、本発明の実施例1の電気光学特性を示す図で、ノーマリクローズ型の例を示す図である。
- [図34は、電気光学特性の界面上の分子長軸配向方向(ラビング方向) φ LC依存性を示す図であり、ノーマリクローズ型の例を示す図である。

発明を実施するための最良の形態

【実施例1】

図1は、液晶パネルの1画素領域の断面構造を示す。液晶パネルは上側基板と 上側基板及び両者の間隙に充填された液晶層とからなっている。下側基板に形成 された画素電極3と共通電極4の間に電圧を印加して両電極間に形成される電界 を制御し、液晶の配向状態を制御してパネルを透過するパックライト光の透過率 を変化させる。液晶パネルのパックライトとは反対側から見た場合、画素電極と 共通電極との間に印加する電圧を制御することによって明状態、暗状態あるいは 両者の中間状態が観察される。両素電極と共通電極は図1の紙面と直角な方向に 線状に延び、それらの間の距離は約15μmである。また、液晶層の厚みは約4 μmと画素電極と共通電極間の間隔15μmに比べて小さいため、液晶層の中に 形成される電界101 (電気力線) の方向はほば図1の横方向になる (図1は、 実際の装置に比べ表示パネルの厚み方向に拡大された図である) 図31は、画素電極3と共通電極4と間に電圧を印加した場合と印加しない場合の液晶分子の配向状態を模式的に示したものである。 (a) と (b) は液晶ハネルを横から見たときの図、 (c) と (d) 上または下から見たときの図である。 また、 (a) と (c) は電圧を印加

しないときの図、(b)と(d)電圧を印加したときの図である。画素電極と共通電極のそれぞれに異なる電位を与えそれらの間に電位差を与えて液晶組成物層に電界を印加すると、液晶組成物が持つ誘電異方性と電界との相互作用により液晶分子が反応して電界方向にその向きを変える。図1及び図31に示すように、液晶パネルの上下の面には偏光板8が形成されており、液晶組成物層の屈折至異方性と偏光板との相互作用により液晶パネルを透過する光の透過率が変化する。これにより表示の明るさが変わる。

図32により電界方向101に対する界面近傍での液晶分子長軸(光学軸) 方向102のなす角φLC、偏光板の偏光透過軸103のなす角φPの定義を示す。 偏光板及び液晶界面はそれぞれ上下に一対あるので必要に応じてφP1、φP2、φLC1、φLC2と表記する。棒状の液晶分子5は、電界無印加時には画素電極3、共通電極4の長手方向(図31(c)正面図)に対して若干の角度、即ち45度≤上φLC十二90度、をもつように配向されている。図31、図32では界面上の液晶分子長軸配向(ラビング)方向103を矢印で示した。上下界面上での液晶分子配向方向は、望ましい1例として平行、即ちφLC1=φLC2(-φLC)となっている。液晶組成物の誘

電異方性は正を想定している。

図33は画素電極と共通電極間に印加する電圧VLCと明るさとの関係を表す特性、いわゆる電気光学特性である。なお、縦軸の明るさは、明るさの最大値を100%とし、これに対する相対値として表したものである。印加電圧を増加させていくと、電圧VOFFから明るさが急に大きくなり、電圧VOX付近まで印加電圧に対して明るさが単調に増加する特性が得られる。

図1に示すように、上側基板には、さらにカラー表示用のカラーフィルタ11

、画素周辺部の光の非制御領域(画素電極と共通電極間に印加する電圧によって 光の透過率を制御できない領域)を透過する光を遮断しコントラストを向上させ るための遮光膜(ブラックマトリクス)23、基板表面を滑らかにするための平 坦化膜12、及び電圧を印加しない時に液晶分子の配向が所定の向きになるよう 制御するための配向制御膜6が形成される。これらは、透明なガラスやプラスチックなどからなる基板7に形成される。

また、下側基板には、画素電極や共通電極以外に後で述べるように各種配線、 画素電極に印加する電圧のスイッチングを行う薄膜トランジスタ (TFT) など が形成される。上側基板の場合と同様、これらは透明なガラス

やプラスチックなどからなる基板でに形成される。

本実施例では、基板7として例えば厚みが1.1mmで表面を研磨した透明なガラス基板を用いる。これらの基板のうち一方の基板の上に薄膜トランジスタを形成し、更に亡の上の最表面に配向膜6を形成した。本実施例では配向膜6としてポリイミドを採用し、その上を被品うを配向させるためのラビング処理をした。他方の基板上にもポリイミドを塗布し同様のラビング処理をした。上下界面上のラビング方向は互いにほぼ平行で、かつ印加電界方向とのなす角度を88度(ϕ LC1= ϕ LC2=88°)とした。これらの基板間に誘電率異方性 Δ μ が正でその値が 4.5であり、屈折率異方性 Δ μ が0.0 μ 2 (589 nm、20℃)のネマチック液晶組成物を挟んだ。ギャップ d は球形のポリマビーズを基板間に分散して挟持し、液晶封入状態で3.9 μ m とした。よって Δ μ n である。2 枚の偏光板8 自事電 に 社製G 1 2 2 0 D U 1 でパネルを挟み、一方の偏光板の偏光透過軸をラビング方向より若干の角度、即ち μ P 1=80°(即ち、 μ 6 LC1- μ P 1 μ =8°)に設定し、他方をそれに直交、即ち μ P 2=10°(上した。これにより、本発明の画素に印加される電圧 V 1C(画素電極 3 と 共通電極 4 の間の電圧)をゼロから徐々に増大させるに

したがい明るさが減少し最小値をとる特性(図33)を得た。本実施例では低電圧 (VOFF)で暗状態、高電圧 (VON)で明状態をとるノーマリクローズ特性を

採用した。VOFFは6. 9V、VONは9. 1Vである。尚、本実施例ではノーマリクローズを採用したが、ノーマリオーフンとしても良い。また、液晶は負の誘電異方性を有するものを用いることも可能である。

図2は、下側基板の液晶層側に形成され各種電極、配線及TFTの平面的な配置を示す図である。1は走査電極 (ゲート電極)で、図の横方向に延び、互いに平行に複数本形成される。互いに接近して設けられた2本の信号電極からなる信号電極の組が複数組形成される。互いに接近して設けられた2本の信号電極からなる信号電極の組が複数組形成される。各共通電極は、図の上下方向に延び5幹となる部分と、その幹から左右に折れ曲がって延びる枝の部分から構成される。図示するように、信号電極2と、これと隣合った共通電極4、及び2本と隣合った走査電極1で囲まれる領域が1画素である。各画素には走査電極上にTFT15が形成される。3は画素電極(ソース電極)で、各TFTから逆U字形に折れ曲がって延びる。

画芸電極の一部は隣の走査電極とオーバーラップし、その部分に補助容量素子1-6が形成される。

本実施例では、画素ピッチは、走査電極方向で110μm、信号電極方向で330μmとした。電極幅については、複数画素にまたが5形成される走査電極1、信号電極2、共通電極4で10μmと広くし、断線による線欠陥を回避した。一方、開口室向上のため、各画素領域に個別に形成される画素電極3及び共通電極4の幹から伸びた枝の部分の幅を若干狭くし、それぞれ6μmとした。加えて、横方向の2画素につき1共通電極とし、共通電極配線数を半分にした。これにより更に開口部を拡大でき、また共通電極4と走査電極1の交差部における短絡確率(電極交差面積に依存する)も減少する。本実施例では、信号電極数を640×3本、走査電極数を480本、共通電極数を960本とした。この時、画素数は約100万個となる。

「図3は、図2における1画素の部分をさらに拡大したものである。前述の図1は図3のA-A、線における断面図である。図4、図5はそれぞれ図3のB-B

、 線及びC-C、線における断面図である。

図4に示すように、TFTは逆スタガ構造を有し、走

査電極 1 上にゲート絶縁膜 9 (例えば窒化シリコン)、その上にアモルフアスシリコン層 2 2 を形成し、さらにアモルファスシリコン層と接してドレイン電極 2 、ソース電極 3 を設けて形成される。TFTのドレイン電極、ソース電極はそれぞれ信号電極、画素電極によって構成される。ドレイン電極及びソース電極とアモルファスシリコン層 2 2 の間には、図示していないが、オーミッコンタクト層として n + 型アモルファスンリコン層が形成されている。本実施例では、信号電極 2 、画素電極 3 及び共通電極 4 を同一の金属材料 (例えば A 1) によって形成した。

[図5に示すように、走査電極13と画素電極3との間にゲート絶縁膜9を挟んで補助容量素子16が形成される。本実施例における補助容量素子の面積は従来の縦電界方式の場合に比べてずっと小さく、その容量値はCs=200fFと小さい。

本実施例では、前行の走査電極と画素電極で補助容量素子を構成したが、後行の走査電極と画素電極とで構成してもよい。また、共通電極の幹の部分を横方向の隣接した2画素で共通としたが、1画素毎に共通電極の幹を設けても本発明の効果を本質的に変えるものではなく、本発明の範中である。

次に、回路構成及び駆動波形について説明する。

図6は本発明の液晶表示装置の回路構成を示す。21は表示領域であり、横方向には複数の走査電極1、紙方向には複数の信号電極2と共通電極が形成され、走査電極と信号電極の各交差部にはTFTが形成されている。TFTのゲート電極Gは走査電極に、ドレイン電極Dは信号電極に接続される。また、TFTのソース電極Sと共通電極4との間には液晶容量CLCが、ソース電極Sと前行の走査電極との間には補助容量CSが形成される。図1に示す画素電極3と共通電極4及び液晶層は、電気的には容量CLCを形成する。補助容量CSは、走査電極1の走査信号電圧が選択電圧から非選択電圧へ移るときにTFTのゲートーソース間

容量CGSを介して画素電極3の電圧に飛び込むフィールドスルー電圧を抑制する ために不可欠な容量であり、CGSに対して十分大きな容量(例えば10倍程度) が必要である。

図6の18は走査電極駆動回路で、TFTの導通(オン)、非導通(オフ)状態を制御する走査電圧と後述の変調電圧を、図の上方から下方へと各走査電極に順次印加していて(線順次走査)。19は信号電極駆動回路で、各信号電極に表示すべき画像信号を供給する。走査電極にTFTのオン電圧が印加されると、その走査電極に接

続されたTFTが導通状態となり、信号電極に供給された画像信号はTFTを介して液晶容量CICを構成する画素電極に印加される。17は走査電極駆動回路18及び信号電極駆動回路19の動作を制御するコントロール回路、20は共通電極に電圧を供給する共通電極駆動回路である。

本発明の特徴は、走査電極駆動用回路18に3値以上を出力できるドライバL S1を用いること、または、走査電極駆動用回路18から出力される電圧値が3 値以上であることである。

一方、信号電極駆動回路 1 9 は、信号電極 2 に画像情報を担った電圧波形を印加できる回路構成であり、信号電圧波形の最大振幅 VDP-P(図 $7 \, OVDH-VDL$)は ΔV (図 3 3 参照: $\Delta V=VON-VOFF$)となるようにしている。また、本実施例では、共通電極に一定電圧を印加した

図7は本実施例において駆動回路から出力される駆動波形を示す。図7 (a) は走査電極駆動回路18によりi-1番目の走査電極に印加される走査信号波形 VG (i-1) 空、図7 (b) は同じく走査電極駆動回路18によりi番目の走査電極に印加される走査信号波形VG (i) を、図7 (c) は信号電極駆動回路19によりi番目の信号

電極に印加される信号電圧波形VD (j) 全、図7 (d) は共通電極に印加される電圧波形VCを示す。また、図7 (e) は走査電極、信号電極及び共通電極に上記の電圧を印加した時、1番目の走査電極と j番目の信号電極の交差部に形成さ

れた画素の画素電極3に印加される電圧VSを表す。信号電極2には映像情報を有する信号波形が印加され、走査電極1には走査信号波形が映像信号波形と同期をとって印加される。信号電極2からTFT15を介して画素電極3に映像信号電圧が伝達され、共通電極4との間で液晶部分に電圧が印加される。ここで、走査電極1に供給する走査信号波形 $V_{\rm c}$ の非選択電圧(オフ電圧)を変調し、TFT15がオフ状態の時に容量結合によって画素電極3の電圧を変化させ、画素電極4の電圧にバイアス電圧 $V_{\rm B}$ (+)、 $V_{\rm B}$ (-)を印加する。ここで、 $V_{\rm B}$ (+)は偶フレーム(正フレーム)の時のバイアス電圧、 $V_{\rm B}$ (-)は奇フレーム(負フレーム)の時のバイアス電圧を表す。これにより、画素電極3の電圧 $V_{\rm C}$ に共通電極4の電圧 $V_{\rm C}$ を引いた電圧値すなわち液晶に印加される電圧 $V_{\rm C}$ に共通電極4の電圧 $V_{\rm C}$ を引いた電圧値すなわち液晶に印加される電圧 $V_{\rm C}$ により、走査電極に供給する波形 $V_{\rm G}$ のオフ電圧を変調しない場合(一定電位)よりも著しく高められるようにしている。画素電極3にかかるバイアス電圧の振幅 $V_{\rm B}$ (+)、 $V_{\rm B}$ (-)は前行の走査

電極 1 3 に供給する走査信号波形VG (i-1) の非選択電圧を変化量 ΔVGL (ΔVGL (+) = VGL-VGLまたは ΔVGL (-) = VGLH-VGL) に対して、以下のようになる。

$$VB = (CS/CT) \Delta VGL \qquad \cdots (1)$$

ここで、CSは補助容量素子16の容量、CTは画素電極3から見た総容量値(CS+CLC+CGS+CDS)を示す。従って、パイアス電圧の振幅VBを、ノーマリ クローズ時に

$$VB = VOFF + \Delta V / 2 \qquad \cdots (2)$$

ノーマリオーブン時に

$$VB = VON + \Delta V/2 \qquad \cdots \quad (3)$$

に設定することにより、信号電極駆動回路 1 9 から信号電極 2 に、明状態を得るとき、センター電圧 V D-CENTERに対して $\Delta V/2$ (偶フレームの場合)、暗状態を得るとき $-\Delta V/2$ (偶フレームの場合)の電圧を与えれば良く、最大振幅 V D-P (= V DH -V DL) は ΔV まで低減される(図 3 3)。(奇フレームの場合は、明状態を得るとき $-\Delta V/2$ 、暗状態を得るとき $\Delta V/2$ となり極性が反転する

。中間の階調を表示する電圧も同様。)

本実施例の横電界方式の液晶表示素子では、線状の画素電極3と同じく線状の 共通電極4を同一基板上に平行に配置する構成であるため、液晶容量CLCが33 fFと

平面状の画素電極と共通電極を対向させて液晶容量を形成する従来の縦電界方式の約370fF(同じ画素ピッチの場合)と比較して約10分の1程度と小さい。そこで、走査電極からバイアス電圧を印加する方式を横電界方式に用いると、TFTの寄生容量(特にゲートーソース間容量CGS)をCSと比較して十分小さく設定すれば、CT=CSとなり、(数1)より非選択電圧の変化量 Δ VGLがそのままバイアス電圧VBになり、十分なバイアス電圧を印加することができる。

なお、本実施例では、図7の電圧波形の設定値を、VD-CENTER=23.0V、VGH=28.6V、VGL=0、VDH=24.5V、VDL=21.6V、VGLH=9.0V、VGLL=-9.0V、VC=22.3Vとした。その結果、ゲート電極とソース電極の間の寄生容量CGSによる電圧変動 Δ VGS(+)、 Δ VGS(-)、 Δ VB、バイアス電圧VB、液晶印加電圧VLCの実効値Vrmsは表1のようになった。

表示状態	Δ VGS (+)	Δ VGS (-)	V8 (+)	VB (-)	Δ VB (-)	ΔVB (+)	Vrms
明	0.44	0.82	7.61	7.61	0.14	0.14	9.11
暗	0.59	0.7B	8.31	8.31	0.15	0.15	6.80

表1 各種電圧値

表1のように、液晶印加電圧VLCの最大電圧は9.11Vで明状態を得る電圧VONと等しく、最小電圧は6.80Vで暗状態を得る電圧VOFFと等しくなり、図33に示される明るさ曲線の最大値と最小値を得ることができ、十分に高いコントラスト比80が得られ、なおかつ、信号電圧波形の最大振幅VDP-P=VDH-VDL=2.9Vと低電圧化できた。

ここで、本実施例のような走査電圧波形では、走査信号電圧の選択電圧VGH、 非選択電圧のうち高い方の電圧VGLHは、次の条件を満たすように設定しなけれ ばならない。

 $VGH \ge VDH + VTH + VM$... (4)

 $VGLH \le VS1 + VTH - VM \qquad \cdots \quad (5)$

ここで、VS1は図 7 (e) に示す電圧値であり、VS1=VDL- Δ VGS (-) - VB (-) である。VTHはTFTのしきい値電圧、VMは、TFTが確実にオンノナフ動作するためのマージン電圧である。本実施例ではVTH=0Vであり、VM=4Vとして上記電圧を設定した。また、共通電極電圧VCは直流成分を補正するためにセンター電圧VD-CENTERから Δ VC=0. 5Vだけ低く設定してある。

さらに、前行の走査電圧VG (i-1) がオン電圧VGHから

非選択電圧VGLHまたはVGLLに立ちさがるタイミングとtdの時間差をつけて走査電圧VG(i)をオン電圧VGHに立ちあげ、前行の走査電圧VG(i-1)が非選択電圧VGLHまたはVGLLからオフ電圧VGLに立ちさがる、または立ち上がるタイミングとtd2の時間差をつけて走査電圧VG(i)の非選択電圧VGLH、VGLLに立ちさげる。これは電圧波形の歪を考慮したもので本実施例ではtd1、td2ともに3μSとした。(但し、本実施例のように、補助容量素子16が前行の走査電極に接続され、かつ、前行から順次走査する場合、または、補助容量素子16が後行の走査電極に接続し、かつ、後行から順次走査する場合、または、補助容量素子16が前行の走査電極に接続し、かつ、後行から順次走査する場合、または、補助容量素子16が前行の走査電極に接続し、かつ、後行から順次走査する場合、または、補助容量素子16が後行の走査電極に接続し、かつ、後行から順次走査する場合、または、補助容量素子16が後行の走査電極に接続し、かつ、後行から順次走査する場合

以上のように、本実施例では液晶容量が3.3 f F と非常に小さく、補助容量素子が2.0 O f F と小さいにもかかわらず、9 V の大きさの変調電圧(Δ V G = V G LH - V G LH

信号電極駆動回路19の消費電力が低減し、表示装置全体の消費電力を低減する ことができた。さらに信号電極駆動回路のチップサイズを縮小できるので、表示 面周辺の額縁の領域が減少し、表示装置を小型化できた。また、表示面の占める 割合が多くなり、より視認性が良くなった。同時に容量素子が小さいため、容量 素子による開口領域の損失がなく、53%という高い開口率が得られるので、表 示画面の明るさを向上することができた。

ところで、1本の走査配線の容量負荷Ccは、次式で表される。

ここで、Mは横方向の総画素数である。縦電界方式の場合は液晶容量CLCが大きいので、CGS<、CLCである。

したがって、

$$CG = CS \cdot CLC \cdot (CS + CLC) \qquad \cdots \qquad (7)$$

となる。復調電圧 Δ V GL α 8 0 %のバイアスを印加することを考えると C S = 4 C L C となり、 C G = の最小値は (4/5) ・ C L C である。一方、横電界方式では、 C G S = C L C < C S であり、

$$CG = 2 CGS - CLC \qquad \cdots (8)$$

となる。 CGS=CLCとすりとCG=3 CLCとなる。上述

したように、横電界方式の液晶容量CLCは縦電界方式の10分の1程度であるので、CGは約2.7倍の値になる。一般に横方向に筋を引くクロストーク(横スミア)は、電圧波形歪が表示が異なることによって変化するために起こる。特に、走査電極の電圧を変調し、信号電圧の振幅の低減を図る駆動方法においては、走査電極の電圧波形歪の変化は、実効的バイアス電圧を実効的に変化させる。そのため、走査電極の電圧を変調し電界を信号電圧の振幅の低減を図る駆動方法を横電界方式と組み合わせることによって、バイアス電圧も十分に印加でき、かつ、横スミアが抑制される

本実施例では、走査電極1本あたりの容量は69pFと小さくできた。これに より、走査電圧波形を観測した結果、変調電圧の波形歪のほとんどなく、横スミ アの発生を目視で確認することはできなかった。

以上のように、本実施例では、低駆動電圧、高開口率、高画質を両立すること

ができた。加えて、本実施例では、図33において明状態を表示する電圧VONと暗状態を表示する電圧VOFFの差が5V以下であったので、汎用LSI(例えばC-MOSレベル)用のプロセスで製造した耐圧5V以下のLSIを信号側駆動回路19に用いることができ、表示装置の量産性が向上し、製造コストが

低減した。

[実施例2]

本実施例では、実施例1とは駆動波形が異なる。

本実施例の駆動波形を図8に示す。実施例1では、同一フレーム内で印加される変調電圧 Δ VGL(-)、 Δ VGL(-)は全ての走査線で正または負の同一極性であったが、本実施例では隣合った走査線同士で変調電圧の極性が互いに反転している。したがって、画素電極に印加される電圧 V_s の波形の極性が1行毎に反転するいわゆる行毎反転駆動になっている。本実施例では実施例1における(数4)、(数5)に対応する条件が次の式で与えられる。

 $VGH \ge VDH + VTH + VM \qquad \cdots \qquad (9)$ $VGL \le VS1 + VTH - VM \qquad \cdots \qquad (10)$ $VGLH \le VS2 + VTH - VM \qquad \cdots \qquad (11)$

ここで、 $VS2は図8に示す電圧値であり、<math>VS2=VDL-\Delta VGS$ (+) である。VM=4Vとして電圧を設定した結

表2 各種電圧値

表示状態	Δ VGS (+)	ΔVGS (-)	VB (+)	V8 (·)	Δ VB (-)	ΔVB (+)	Vrms
明	0.31	0.69	7.61	7.61	0.14	0.14	9.11
暗	0.45	0.64	8.31	8.31	0.15	0.15	6.80

本実施例では行毎反転駆動を行うことによって、同じマージン電圧VMを設定 しても、走査電極の電圧の最大振幅値を28.6 Vから20.5 Vに低減するこ とができた。これにより、走査側駆動回路18に用いる走査側駆動ICの耐圧と 消費電力を低減することができた。

以上、本実施例では、実施例1の効果に加え、低耐圧の走査側駆動ICを用いることができ、更に消費電力を低減することができた。

『実施例3』

本実施例は実施例1とは画素の電極構成および駆動方

式が異なる。

図9は下側基板における複数の画素にわたる領域の平面構造を示し、図10は その1画素部分を拡大した図である。また、図11は図10のD-D、線におけ る断面図である。図12は、本実施例の表示装置の回路構成をしめす。

図9、図12に示すように、共通電極4の幹となる配線を走査電極1と平行に 形成してパネルの走査電極駆動回路18と反対側の縁に引出し、これらを共通接 続して共通電極駆動回路20に接続した。各共通電極の幹となる配線からは上下 に枝となる配線が延びている。このように、できるだけ高い開口率を実現するた めに縦方向の隣接した2画素につき1共通電極配線とし、共通電極配線数を半分 にした。なお、走査電極1と共通電極4を同一の金属材料を用いて形成した。

図11に示すように、補助容量素子16を、画素電極3と共通電極4でゲート 絶縁膜9を挟んで形成した。共通電極4は画素電極3及び信号電極2とゲート絶 縁膜9を介して別の層に形成されるので、共通電極4と信号電極2短絡のおそれ がなく両者の間の距離を約3μmと狭めることができる。これにより、表示に寄 与しない信号電極2とその隣合った共通電極の間の領域の面積を低減 できるので、画素電極2と共通電極4の枝部分とで画素を4分割(実施例1では3分割)して実施例1と比べて電極間のギャップ幅を挟めたものの、実施例1と同等の高開口率を確保できた。電極間のギャップ幅を小さくすることにより、液晶に同じ大きさの電界を印加するのに電極間に印加する電圧を低減することができる。以上のように、本実施例では、実施例1と同等の明るさを維持しながら、実施例1と比較して駆動電圧を低減することができた。

また、共通電極 4 を信号電極 2 のすぐ隣に形成することにより、信号電極 2 からの電界の大部分が共通電極 4 で終端するため、共通電極のシールド効果によって信号電極 2 と画素電極 3 との容量結合を防止することができ、信号電極の電圧変動による画素電極の電圧変動を抑制することができる。これによって縦方向のクロストーク(縦スミア)の発生を抑えることができ、表示品質を向上することができた。

本実施例では、信号電極は640×3本、走査電極は480本、共通電極は2 40本であり、総画素数は実施例1と同じ約100万個である。このように、本 実施例では実施例1と比較して共通電極の数を大幅に削減できたので、断線確率 や他の電極との短絡確率を大幅に低減

することができ、パネル製造時の歩留まりを向上させることができた。尚、本実施例では共通電極の幹となる配線を縦方向の隣接した2画素で共通としたが、1 画素毎に設けても本発明の効果を本質的に変えるものではなく、本発明の範中である。

本実施例の表示装置における駆動波形を図13に示す。走査信号VG (i-1)、VG (i) の非選択電圧を1走査期間ごとにVGLHとVGLLの間で交互に変化させ、これと同期して共通電極4の電圧VCもVCHとVCLの間で変化させた。ここで、オフ電圧の振幅値 VGLH-VGLL|と共通電極電圧の振幅値|VCH-VCL|の値を等しくし、画素電極3、走査電極1及び13、共通電極4の相対的な電圧の関係が常に一定となるようにした。共通電極の電圧VCを同時に変調したことにより、走査信号の非選択電圧における変調の位相を全ての行で同位相にすることができた。これにより、実施例1では走査側駆動1Cの出力は4値必要であったができた。これにより、実施例1では走査側駆動1Cの出力は4値必要であったが

、本実施例では3値で駆動できるので走査側駆動IC内部の回路規模を低減することができ、走査側駆動ICを小型化することができた。さらに、走査側駆動ICのグランド電圧に変調電圧を印加するか、オフ電圧がスルーで出力されるものを走査側駆動ICに用いれば、2値出力の走査側駆動ICを用いることがで

き、更に小型化が図れる。

以上、本実施例では、実施例1の効果に加え、更に駆動電圧を低減することができ、縦方向のクロストークの発生を抑制することもできた。また、パネルの製造歩留まりを向上することができた。さらに、走査側駆動1Cを小型化できるため、表示装置全体の小型化を図ることができた。

尚、本実施例の駆動方法は、実施例1の画素構造においても可能であり、この場合にも走査側駆動10の小型化を図ることができる。

本実施例では1走査期間ごとに変調電圧を交互に変化させたが、2走査期間以上、または1フレーム期間ごとに変調電圧を交互に変化させても同等の効果を得ることができる。

『実施例4』

本実施例の液晶表示装置における複数の画素部の構成を図14に、1画素の拡 大図を図15に示す。

本実施例では共通電極4を設けず、前行の走査電極13を画素電極3と対向する基準電極として用いた。液晶層の液晶分子の配向は、主に画素電極3と前行の 走査電極13から直角方向に伸びた枝電極との間の電界Eによって制御される。 本実施例では前行の走査電極から枝電

極を引き出したが、後行の走査配線から引き出してもよい。補助容量素子16は、画素電極3と前行の走査電極13でゲート絶縁膜9を挟む構造として形成した 前行の走査電極13は信号電極2とは絶縁膜を介して別の層に設けたので、走 査電極5と信号電極2の間の距離を約3μmと狭めることができた。さらに、共 通電極を設けないので、これまでの実施例の共通電極配線部の領域を開口部とし て用いることができた。以上のように光透過状態の制御ができない領域の面積を 削減したので、画素を4分割することによって電極間ギャップを挟めたものの、 実施例1、実施例3を超える高開口率を確保できた。従って、本実施例では、更 に明るさを向上し、駆動電圧を実施例1と比較して低減することができた。また 前行の走査電極13の枝電極を信号電極2と隣接して形成したことにより、信号 電極2からの電界のほとんどが走査電極13の枝電極で終端するため、実施例3 と同様に信号電極2の電圧変動による画素電極3の電圧変動を抑制することができ、 、縦方向のクロストークの発生を抑えることができた。

図16は、本実施例の表示装置の回路構成を示す。共通電極を設けないため、 共通電極駆動回路は不要である。このように共通電極配線および共通電極駆動回 路を省略

できるので、実施例1と比較してバネルの量産性を向上することができた。

図17に本実施例の駆動波形を示す。(a)と(b)は走査信号電圧、(c)は信号電圧、(d)は画素電極への印加電圧、(e)は画素電極と走査電極間の差電圧を示す。本実施例では走査信号は実施例3と同じである。走査電極1に印加される走査信号電圧の中の変調電圧と基準電極である前行の走査電極13に印加される走査信号電圧の中の変調電圧が同一波形であるので、基準電極と走査電極の電圧波形の歪の違いによる変調電圧波形の位相ずれがなくなり、液晶印加電圧へ忠実にバイアス電圧を反映させることができる。

VTHの範囲で、ドレイン電流の平方根√IDをゲート電圧VGに対してプロットし、直線近似した時に、その直線とゲート電圧VG軸との交点のゲート電圧VGと定

義している。本実施例では、半導体膜の薄膜化によってゲートしきい値電圧を制御したが、ゲート電極材料、ゲート絶縁膜、半導体膜等の材料選択、ドーヒング、ハックチャネル制御等によってゲートしきい値電圧の制御を行う方法もあり、それらの1つまたは組合せで制御しても良く、ゲートしきい値電圧に関する条件を満足していれば、本発明の範囲内である。

以上、本実施例は、実施例1および3の効果に加え、更に明るさを向上し、パネルの量産性を向上することができる効果を有する。

特に、VTHがVONを超えるようにすることで、走査信号の非選択電圧を基準にして負の電圧を充電保持することができ、液晶を交流駆動することが可能になった。したがって、耐用時間が長くなり、また、残像現象が発生しない高画質のアクティブマトリクス型液晶表示装置を得ることができた。

なお、本実施例の画書構成において、 実施例 1 および 2 の駆動方法を適用する こともできる。

実施例5]

本実施例は実施例4と駆動方法が異なる。

本実施例においても、図18に示すように、 V^* = VONとなり、VTH> VONと満たすようなTFTのしきい値電圧が必要である。また、実施例4のように、1 走査期間毎に非選択電圧を変化させることなく、低消費電力で、かつ、1 行毎に極性を反転させることができ、ちらつきを抑えることができた。本実施例では、

非選択電圧の高い方の電圧VGLHと低い方の電圧VGLLの差VGLH- VGLLをVON+ VOFFと等しくすることで、映像信号電圧の最

大振幅 VPP-Pを VON- VOFFとすることができ、実施例 4 と同等の低電圧化を図ることができた。

以上、本実施例では、実施例4と比較し、走査電極駆動回路の消費電力を低減 することができた。

[実施例6]

映像信号電圧の低電圧化が図れる。

以上、本実施例では、実施例4,5と比較し、低しきい値電圧のTFTを用いることができる効果がある。

[実施例7]

図20に本実施例の液晶表示装置における駆動波形を示す。本実施例では、1 行毎にp型TFTとn型TFTを交互に構成した。これにより、しきい値電圧V THが負電圧のTFTを用いることができる。しきい値電圧VTHが負電圧であるためには、p型TFTを有する走査電極の非選択電圧のセンター値VGL-Pがn型T FTを有する走査電極の非選択電圧のセンター値VGL-Nよりも高電圧であり、かっ、この電位差が、 $VON+\Delta VS$ を超えなければならない。ここで、 ΔVS はフィールドスルー電圧の最大値である。これにより、映像信号電圧の最大振幅VDP-Pを、 $VON+\Delta VS+\Delta V$ まで低減することが可能である。

以上、本実施例では、実施例4と比較し、しきい値電圧VTHが負電圧のTFT を用いることができ、かつ映像信号電圧の低電圧化を図ることができた。

実施例85

本実施例は、実施例1と画素の構成および駆動方式が異なる。

本実施例では、図21のような画素を構成した。画素の等価回路は図22のよ うになる。また、図21のE-E 断面図を図23に、F-F 断面図を図24 に、G一G、断面図を図25に示す。画素には、図21に示すように、薄膜トラ ンジスタ素子15aと15bを形成した。図21に示すように、画像に応じた信 号電圧を薄膜トランジスタ素子15aのドレイン電極25aに印加し、そのソー ス電極26 a とスルーホール31を介して画素電極3に接続した。画素電極3と の電位差を与える基準電極4の電圧を、次行の走査電極13aからスルーホール 32及び薄膜トランジスタ素子15bのドレイン電極25b、ソース電極26b を介して与えた。また、図25のように、画素電極3と基準電極4とゲート絶縁 膜9を用いて補助容量素子16 a を形成した。ここで、補助容量素子16 a は、 信号によるのノイズを吸収することにより、画素電極の電位を定電位に保持する ために設けている。この様に、1つの画素内に、2つの薄膜トランジスタ素子が 設けられており、国コ4に示すように、画素電極3と基準電極4の間の電界方向 Eが、主に基板面に平行または水平方向成分を持つようにした。ここでは、2つ の薄膜トランジスク素子を用いたが、3つ以上の薄膜トランジスク素子を用いて 冗長構成をとってもよい。

同様に補助容量素子16 a も2つ以上用いても構わない。ここでは、画素電極3 と基準電極4間のアライメントがフォトマスクのみで行われるため、液晶層に印加される電界Eのバラツキが小さく抑制される。さらに、同一層で両ソース電極

を形成するので、画素電極3と基準電極4間の距離dのバラツキは、5%以下に押さえることができた。

次に駆動方式を述べる。図27に各電極に印加される電圧の波形を示す。1行毎に、信号が書き込まれる線順次駆動を行なっている。走査電圧波形40:VG (i) は1行分のTFTを選択してオン状態にする選択パルス41VGON (i) と1行前の基準電極に電位VCを与える基準電圧パルス51:VC (i) により構成される。i+1行目の基準電圧パルス52:VGC (i+1) はi行目の走査線の選択パルス41:VGON (i) にほぼ同期して印加する。このため、i行目の走査線の選択パルス41:VGON (i) にほぼ同期して印加する。このため、i行目の走査線の走査電圧波形40に選択パルス41が印加されると、薄膜トランジスタ素子15a、15bを介して信号電極2及び走査電極13aに接続されている補助容量素子16a及び液晶5aに書き込まれる。その行の書き込み期間(1

H) が終わると、走査電圧波形 4 0 : VG (i) がオフレベル (非選択電圧) まで立ち下がり、薄膜トランジスク素子 1 5 a , 1 5 b はオフ状態になり、書き込まれた電圧を保持するが、実際には、走査電圧波形 4 0 がオフレベルまで立ち下がる時に、薄膜トランジスク素子 5 a , 5 b の寄生容量によるカップリングノイズによる電圧シアト 7 6 , 7 7 か起き、その電圧で保持される。ここで、液晶に印加される電圧は、薄膜トランジスク素子 1 5 a , 1 5 b の各々のソース電圧 7 1 , 7 2 の間の電圧 7 8 が、印加され、この電圧 7 8 によって、その画素の明るさ(透過率)が決まる。

本実施例では、次行の走査電極から基準電極に電位を与えることにより、基準電極に電圧を印加する特別の共通電極を必要としないため、共通電極を形成する工程の削減できた。また、実施例4.5.6と異なり、TFTのしきい値を高電圧にしなくとも良く、しきい値が0付近または0以下のTFTを用いても、液晶を交流駆動することができる。さらに、従来の駆動方法で、薄膜トランジスタ素子の寄生容量を通して受ける電圧シフト76.77によって発生する液晶印加電圧の直流成分

は、本実施例では、2つの薄膜トランジスク素子で互

いにキャンセルするので発生しない。したがって、従来共通電極で補正していた 直流成分の補正をすることなく、液晶の交流駆動をすることができることから、 フリッカが発生しなかった。同様に、直流成分による残像も確認できず、輝度傾 斜も目立たなかった。更に、MIMダイオード等の2端子素子を用いる場合は、 素子のしきい値のバラツキによる輝度むらなどの画質不良も同様に2つの素子で キャンセルするので、輝度むらが解消される。

[箕施例 9

本実施例の構成は下記の要件を除けば、実施例8と同じである。

図28に本実施例の画素平面図を、図29にその等価回路図を示す。基準電極4に電位を与える薄膜トランジスタ素子15bのドレイン電極と次行の走査配線4を容量素子101を介して接続した。また、信号によるノイズを除去する目的で画素電極3と基準電極4の間に接続した容量素子6を二つの容量素子6aと6bの直列接続により構成することにより、実施例8に必要であったスルーホールをすべて取り除くことができた。これにより微細加工の必要な画素内において、層間絶縁膜におけるハターニングや穴あけといった加工処理が不要となり、絶縁膜加工の不良による異層間のショートや接続不良が

なく、しかも表示に無関係なスルーホール領域を低減できることによる開口率の 向上による高品質の液晶表示装置を実現できる

容量結合により基準電極4に電位を与えた場合、図29に示すごとく、その電位は容量素子101と補助容量素子16b、16cの合成容量の比により基準電極4の電位が決定される。画素電極3の電圧をVds、一方、次行の走査電極の電圧をVGc(i),基準電極4の電圧をVC(i),補助容量素子16b、16cの容量値をそれぞれC17、C6a及びC6b、これらの合成容量値をC102、容量素子101の容量値をC102とすると画素電極3と基準電極4間の液晶容量は非常に小さいので、

C 1 0 2 = C 1 7 +
$$\frac{C \cdot 6 \cdot a \times C \cdot 6 \cdot b}{C \cdot 6 \cdot a + C \cdot 6 \cdot b}$$

$$= \frac{C \cdot 6 \cdot a \times C \cdot 6 \cdot b}{C \cdot 6 \cdot a + C \cdot 6 \cdot b}$$

液晶に印加される電圧は

$$VD(j) - VC(i) =$$

$$\begin{array}{c} V \; D \; (j) \; - \; \left\{ \; \left(\; V \; D \; (j) \; - \; V \; G \; C \; (i) \; \right) \; \frac{C \; \; 1 \; \; 0 \; \; 2}{C \; \; 1 \; \; 0 \; \; 1 \; + \; C \; \; 1 \; \; 0 \; \; 2} \\ & \qquad \qquad + \; V \; G \; C \; (i) \; \right\} \end{array}$$

$$= (VD(j) - VGC(i)) \frac{C101}{C101 + C102}$$

となる。

従って、容量素子101の容量値C101が合成容量C102よりも十分大きければ、液晶を駆動するに十分な電圧を印加することができるし、2~3倍であっても、次行の走査電極の電圧振幅が25~33%大きくなるだけで表示特性には何ら影響を与えることがない。

本実施例によれば、容量結合により対向電極の電圧を与えるので、層間絶縁膜におけるバターニングや穴あけといった加工処理が不要となり、表示に無関係な領域を低減できることによる開口率の向上と、絶縁膜加工の不良による欠陥の少ない高品質の液晶表示装置を実現できる。

[実施例10]

本実施例の構成は下記の要件を除けば、実施例8と同じである。

駆動波形を図30に示す。画素構成及び等価回路は図21及び図22と同一であるが、走査電圧波形40: VG (i+1) の内、基準電圧パルス5: VGC (i+1) を1行毎にVCCを中心として極性反転をした点が特徴である。液晶電圧は信号電圧61と基準電圧パルス52の差電圧であ

るから、選択行の次行の走査電圧波形の基準電圧パルス52を行毎に極性反転することにより、液晶の行毎反転駆動による低電圧駆動を実現できる。基準電圧51、52の電圧振幅を適当に選ぶとともに、信号電圧と対向電圧の中心値をほぼ等しくすることにより、信号電圧の振幅を最小化することができる。

本実施例では、このように駆動条件を選択することにより、信号側駆動回路の 低電圧化と行毎極性反転によるフリッカ低減が実現できる。

『実施例111

本実施例の構成は下記の要件を除けば、実施例10と同じである。

図31に本実施例の2行2列分の画素平面図を、図32に等価回路図を、図3 3にその駆動波形を示す。表示装置全体はこの画素配置を繰り返すことにより構成する。画素の基本構成は図21の第1実施例と同様であるが、基準電極4の電位を与える走査電極との接続を、1列毎に上下の走査電極1および13aに接続するとともに、駆動方式としては、実施例10の低電圧駆動を基本に、走査電極選択時に上下の走査電極に実施例10において1毎に極性反転して加えていた2種類の基準電圧を1列毎に印加する点が特徴である。

本実施例によれば、液晶への書き込み極性を列毎に反転させることが可能で、 横スミアをゲート配線上でクロストーク電流を逆極性の信号電圧を書き込むこと によりキャンセルすることで横スミアを更に防止することができると同時に、信 号電圧の低電圧化を実現できる。さらに、1行毎に極性反転することにより、縦 方向のスミアも同時に防止することが可能で、高画質低電圧駆動を実現できる。

以上、透過型の液晶表示装置についての実施例を用いて本発明の説明を行ったが、本発明は反射型の液晶表示装置に対しても有効である。薄膜トランジスタについても、その構造(正スタガ構造、逆スタガ構造、コプレーナ構造等)および材質は上記実施例に限定はしない。

周辺回路(信号電極駆動回路、走査電極駆動回路、共通電極駆動回路)の一部または全部を、表示ハネルを構成する基板7の表面に1Cチップの状態で直接に接着してもよい。また、周辺回路の一部または全部を、基板7の表面にポリンリコンTFTなどを用いて一体的に形成してもよい。これらにより、周辺回路を表


示バネルに外付けで形成する場合よりも表示装置全体を小型化できる効果がある

本発明の液晶表示装置を情報処装置、記憶装置、入力


装置、出力装置、通信装置などと組合せ、各種OA用機器、携帯用機器を構成することができる。

本発明によれば、基板界面方向の電界により液晶をスイッチングする方式を走査電極の電圧を変調して低電圧化し、低駆動電圧化、高画素開口率化を両立する。これにより、低消費電力かつ明る、視認性のよい薄膜トランジスタ型液晶表示装置を提供することができる。同時に走査電極の電圧を変調し低電圧化する駆動方式の問題となっていたクロストーク(横スミア)の発生も抑えられ、高画質の薄膜トランジスタ型液晶表示装置を提供することができる。更に、薄膜トランジスタ素子のしきい値電圧のコントロールまたはn型薄膜トランジスタ素子とp型薄膜トランジスタ素子を両方構成することにより走査電極を基準電極とすることができ、かつ低駆動電圧化することができる。また、2つの薄膜トランジスタ素子を1画素に利用することにより、走査電極から基準電位を供給することができ、かつ低駆動電圧化および高画質化することができる。


[[4] 1]




[**3**2]




【图3】




[[34]



[(3.5.)




【图6】




是是有极


[3]7]



[38]




[39]




[310]

図 1 0




【行11】

図 1 1




【図12】

図 1 2




【图13】




【图14】






【图15】

図 1 5




【图16】


図 1 6




【图17】




[318]



【图19】




【图20】




【图21】

図 2 1




【图22】

図 2 2




【图23】

図 2 3




[[324]

図 2 4




【<u>图</u>25】

図 2 5




【图26】

図 2 6




[327]

図 2 7




[28]

図28




【图29】

図 2 9




【図30】


図30



[[431]




【図32】



【图33】

図33



(注) この公表は、国際事務局 (WIPO) により国際公開された公報を基に作成したものである

点おこの公表に係る日本語特許出願(日本語実用新業登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の18第2項)により生ぜるものであり、本掲載とは関係も6ません。

国際調査報告

国際出職者号 PCT/JP

94/01020

C (禁意),	関連すると認められる文献	
引用文献の カテゴリーキ	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の側面の番号
Y	&US, A, 5151805 特許請求の範囲, 第3頁右上機第14行-右下機第10行, 第5頁右上機第17行-第6頁左上機第5行, 第6頁左下機 第17行-右下機第9行, 第7頁左上機第6行-右上機第4	1-7, 9-11, 13-15, 18
A	行,第1-17図 (同上)	8, 12, 16
Y A	JP, A, 2-293722(富士通株式会社), 4.12月.1990(04.12.90)(ファミリーなし) 第2頁右下欄第7行-第3頁左上欄第14行, 第1, 2図 (岡上)	7, 17, 18
Y A	JP, A, 63-225284(富士適株式会社), 20.9月.1888(20.09.88)(ファミリーなし) 特許請求の範囲, 第3頁左上欄第1-20行, 第1図 (同上)	6 1 6

【国際調査報告】

	国際調査報告	国際出験書写 PCI/JP 9	14/01020	
A. 発明の肩	【する分野の分類(国際特許分類(IPC))			
	Int. C.24 G02F1/133,	G 0 2 F 1 / 1 3 6		
B. 調査を行	こった分野			
調査を行った最	·小便 資料(国際特許分類(LPC))			
	Int. C2 G02F1/1343	, G02F1/136		
最小複資料以外の資料で調査を行った 分野 に含まれるもの				
		926-1994年		
	日本国公開実用新案公報 1	971-1994年		
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)				
Fターム, FI(テーマコード2H092)				
	ECLA(G02F1/1343.	G02F1/136)		
C. 関連すると認められる文献				
引用文献の カテゴリー *	引用文献名 及び一部の箇所が関連する	るときは、その間違する箇所の表示	関連する 請求の範囲の番号	
Y A	JP, B2, 63-21907(シラ10.5月.1988(10.05.&US, A, 4345249&GB, 特許請求の範囲, 第7編第2-9-13図(同上) JP, A, 3-168617(松下122.7月.1991(22.07.	88) B2, 2069213 37行, 第2, 5-7,	1-7, 9-11, 13-15, 17, 18 8, 12, 16	
☑ C額の統書	とにも文献が列挙されている。	□ パテントファミリーに関する別級	を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日 若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日育て、かつ優先権の主張の基礎となる出願の日の後に公表された文献 「&」同一パテントファミリー文献			又は理論の理解のため 文献のみで発明の新規 の で文献と他の1以上の文	
国際調査を完了	了した日	国際調査報告の発送日	_	
	20. 12. 94	24.01.9	5	
	た 国 特 許 庁 (!SA/JP) 『便番号100 都千代田区霞が関三丁目4番3号	特許庁客査官(権限のある職員)	K 9 0 1 8	

【图34】

図 3 4

